ஒத்த வளங்கள்: Synthesis and minimization of fixed polarity reed-muller logic /